如何將VHDL項目放在Spartan 6 FPGA上

Question

我正在研究一個VHDL項目，該項目將被放置在斯巴達6 fpga上。 代碼准備就緒，但我不知道如何繼續將它放到fpga上。

我可以訪問另一個項目，並注意到該項目中有一個Microblaze處理器（.xmp）文件和一個定義所有“NET”接口的ucf文件。

最終，我將使用FPGA和附加板連接器與一塊硬件進行通信，但我需要將所有內容移到FPGA上。

一些資源和教程會很棒，特別是如何將微型光澤處理器納入我的項目，即如果我需要它。

謝謝

更新：我開始模擬我的項目並出錯。

第214行：語句不可合成，因為它在NOT（時鍾邊沿）條件下不保持其值

我在ana if語句中的一個項目文件中得到了這個

if rising_edge(clk) then
-- other if statements that assign output values
end if

我嘗試改變代碼，但如果我這樣做則不再有用。

不確定錯誤意味着什么。

Answer 1

UCF文件應包含屬於每個信號的引腳以及任何時序條件的約束。 “最簡單”的方法是閱讀編寫此類文件的指南，或使用內置工具幫助您使其正確

這是Xilinx指南。

Thiis是最重要的約束之一：

TIMESPEC“TSidentifier”= PERIOD“TNM_reference”期間{HIGH | LOW} [high_or_low_time] INPUT_JITTER值; （從上面的文件中刪除）

Answer 2

新VHDL開發人員的最佳教程之一是Mike Field的簡介“Spartan 3E FPGA和VHDL簡介”。您可以從他的GitHub帳戶下載PDF和所有源代碼，或者瀏覽他的書中的章節。網站。

您將在幾小時內從簡單的Hello World等效FPGA轉換為使用DCM並生成VGA信號。

Mike在書中使用了Papilio One和Digilent Basys2板，但您可以輕松地將示例調整到您正在使用的任何板上。 您只需要相應地調整UCF文件。 他使用Spartan-3而你使用Spartan-6這一事實應該沒有任何區別。

UCF或用戶約束文件是告訴FPGA與外部世界的連接的文件。 UCF高度依賴於您的特定硬件，因為每個板都有一組不同的引腳。 您可能正在使用其中一個受歡迎的制造商提供的電路板，因此您只需查看特定硬件的文檔即可。

在找到特定主板的原始UCF文件后，建議您刪除所有未使用的行（意味着：所有未連接到vhdl代碼中的任何節點的節點），否則編譯器將引發警告或錯誤。

這應該足以讓你入門。

ps：如果你沒有任何具體的理由使用MicroBlaze，你現在可以放心地忽略它。