簡體 English 中英

使用Quartus II將.txt文件加載到FPGA中？

[英]Loading a .txt file into FPGA using Quartus II?

原文 2013-08-22 03:34:12 3 1 verilog/ fpga/ intel-fpga/ quartus

因此，我剛接觸FPGA，目前正在將Altera DE-1開發板和Quartus II軟件與它一起用於硬件項目。 所以這是我的問題，我有一個.txt文件，其中二進制圖像數據為0和1，將這種數據加載到FPGA上的寄存器進行進一步計算的最佳方法是什么。 使用SDRAM？ 只讀存儲器？

我目前正在用verilog進行編碼，並且較早使用過verilog文件的I / O語句，但我在某處讀到它顯然不能用於綜合。 所以對我來說最好的方法是什么。 任何建議都歡迎。 謝謝：）

1 個解決方案

使用quartus megawizard創建rom mega功能。 根據圖像的大小，您可以選擇使用內部Block RAM或分布式RAM來實現rom。 作為ROM巨型功能創建的一部分，您將有機會創建MIF（內存初始化文件）。

從txt文件創建一個mif文件，然后將該文件指定為ROM的初始化文件。
例如，從txt創建mif的方法描述如下-http: //www.alteraforum.com/forum/showthread.php? t=27934

如何在 Quartus II 中調試 Cyclone II FPGA 板

[英]How to debug Cyclone II FPGA board in Quartus II

使用Quartus和FPGA在Verilog中注冊變量

[英]Register varibles in Verilog by using Quartus and FPGA

使用 Verilog 的 Quartus II 寄存器的奇怪行為

[英]Weird behavior of registers on Quartus II using Verilog

Quartus-FPGA：禁用路徑優化

[英]Quartus-FPGA: Disable Path Optimization

Quartus II - Verilog觸發器ModelSim錯誤

[英]Quartus II - Verilog Flip Flop ModelSim Error

實時仿真Quartus II的錯誤

[英]Error on real time simulation Quartus II

Verilog 錯誤 - Quartus II - 循環必須在 X 次迭代內終止

[英]Verilog Error - Quartus II - Loop Must terminate within X iterations

Verilog-編譯FPGA Rom之后Quartus編譯錯誤

[英]Verilog - Quartus compilation error after compiling FPGA Rom

為什么我的設計被Quartus II成功編譯，卻沒有邏輯利用率？

[英]Why is my design compiled by Quartus II successfully but no logic utilization?

在Quartus II中生成綜合后Verilog模型

[英]Generating post-synthesis verilog model in Quartus II

暫無

暫無

聲明:本站的技術帖子網頁，遵循CC BY-SA 4.0協議，如果您需要轉載，請注明本站網址或者原文地址。任何問題請咨詢:yoyou2525@163.com.

相關問題 如何在 Quartus II 中調試 Cyclone II FPGA 板使用Quartus和FPGA在Verilog中注冊變量使用 Verilog 的 Quartus II 寄存器的奇怪行為 Quartus-FPGA：禁用路徑優化 Quartus II - Verilog觸發器ModelSim錯誤實時仿真Quartus II的錯誤 Verilog 錯誤 - Quartus II - 循環必須在 X 次迭代內終止 Verilog-編譯FPGA Rom之后Quartus編譯錯誤為什么我的設計被Quartus II成功編譯，卻沒有邏輯利用率？在Quartus II中生成綜合后Verilog模型

相關標簽

粵ICP備18138465號 © 2020-2024 STACKOOM.COM