繁体 English 中英

使用Quartus II将.txt文件加载到FPGA中？

[英]Loading a .txt file into FPGA using Quartus II?

原文 2013-08-22 03:34:12 3 1 verilog/ fpga/ intel-fpga/ quartus

因此，我刚接触FPGA，目前正在将Altera DE-1开发板和Quartus II软件与它一起用于硬件项目。 所以这是我的问题，我有一个.txt文件，其中二进制图像数据为0和1，将这种数据加载到FPGA上的寄存器进行进一步计算的最佳方法是什么。 使用SDRAM？ 只读存储器？

我目前正在用verilog进行编码，并且较早使用过verilog文件的I / O语句，但我在某处读到它显然不能用于综合。 所以对我来说最好的方法是什么。 任何建议都欢迎。 谢谢：）

1 个解决方案

使用quartus megawizard创建rom mega功能。 根据图像的大小，您可以选择使用内部Block RAM或分布式RAM来实现rom。 作为ROM巨型功能创建的一部分，您将有机会创建MIF（内存初始化文件）。

从txt文件创建一个mif文件，然后将该文件指定为ROM的初始化文件。
例如，从txt创建mif的方法描述如下-http: //www.alteraforum.com/forum/showthread.php? t=27934

如何在 Quartus II 中调试 Cyclone II FPGA 板

[英]How to debug Cyclone II FPGA board in Quartus II

使用Quartus和FPGA在Verilog中注册变量

[英]Register varibles in Verilog by using Quartus and FPGA

使用 Verilog 的 Quartus II 寄存器的奇怪行为

[英]Weird behavior of registers on Quartus II using Verilog

Quartus-FPGA：禁用路径优化

[英]Quartus-FPGA: Disable Path Optimization

Quartus II - Verilog触发器ModelSim错误

[英]Quartus II - Verilog Flip Flop ModelSim Error

实时仿真Quartus II的错误

[英]Error on real time simulation Quartus II

Verilog 错误 - Quartus II - 循环必须在 X 次迭代内终止

[英]Verilog Error - Quartus II - Loop Must terminate within X iterations

Verilog-编译FPGA Rom之后Quartus编译错误

[英]Verilog - Quartus compilation error after compiling FPGA Rom

为什么我的设计被Quartus II成功编译，却没有逻辑利用率？

[英]Why is my design compiled by Quartus II successfully but no logic utilization?

在Quartus II中生成综合后Verilog模型

[英]Generating post-synthesis verilog model in Quartus II

暂无

暂无

声明:本站的技术帖子网页，遵循CC BY-SA 4.0协议，如果您需要转载，请注明本站网址或者原文地址。任何问题请咨询:yoyou2525@163.com.

相关问题 如何在 Quartus II 中调试 Cyclone II FPGA 板使用Quartus和FPGA在Verilog中注册变量使用 Verilog 的 Quartus II 寄存器的奇怪行为 Quartus-FPGA：禁用路径优化 Quartus II - Verilog触发器ModelSim错误实时仿真Quartus II的错误 Verilog 错误 - Quartus II - 循环必须在 X 次迭代内终止 Verilog-编译FPGA Rom之后Quartus编译错误为什么我的设计被Quartus II成功编译，却没有逻辑利用率？在Quartus II中生成综合后Verilog模型

相关标签

粤ICP备18138465号 © 2020-2024 STACKOOM.COM