如何在Alteras Quartus-II FPGA IDE中實例化宏功能

Question

我使用Alteras FPGA IDE的網絡版（即免費）。 根據文檔，它至少托管一些Altera宏功能。 對較早的技術論壇詢問的答復表明確實如此。

我嘗試使用它們，但是沒有成功。 當我使用Altera Megafunction指南“創建”實例時，所有結果都類似於COM對象的“純虛函數”。 函數原型/數據結構。 我似乎無法實際實例化一個工作函數，也找不到任何實際的工作Verilog代碼。 如果有人可以向我指出一些可能有所幫助的信息，那就太好了。

具體來說，如果使用宏功能，是按可訪問的形式（例如Verilog）創建代碼，還是以網表或某些其他用戶不可訪問的形式來創建功能？

Answer 1

宏功能是軟核和硬核IP，在某些級別上您不能看到它作為Verilog代碼訪問。 但無法解碼完整的IP核心RTL。 是的，這是其他一些用戶無法訪問的格式。 單擊此處以了解宏功能導入過程。

Answer 2

本文檔可能會為您提供幫助： Altera Doc，它是關於RAM宏功能的，但是有一些有關如何實例化宏功能的信息（即第24/64頁）