[英]Bidirectional port in verilog testbench
我們如何在Verilog測試平台中為雙向端口分配輸入?
我有一個設計和相關的測試平台。 設計的相關部分如下:
module i2cModule (
input wire mod_en ,
input wire rec_ack ,
input wire burst_write , burst_read ,
input wire [7 : 0] data_tx ,
output wire [7 : 0] data_rx ,
output wire ack ,
inout wire scl ,
inout wire sda
) ;
// Some code here
send_command :
begin
case (bit_counter) // Parallel to serial convertor
7 : sda_reg = ( !scl) ? data_tx[7] : sda_reg ;
6 : sda_reg = ( !scl) ? data_tx[6] : sda_reg ;
5 : sda_reg = ( !scl) ? data_tx[5] : sda_reg ;
4 : sda_reg = ( !scl) ? data_tx[4] : sda_reg ;
3 : sda_reg = ( !scl) ? data_tx[3] : sda_reg ;
2 : sda_reg = ( !scl) ? data_tx[2] : sda_reg ;
1 : sda_reg = ( !scl) ? data_tx[1] : sda_reg ;
0 : sda_reg = ( !scl) ? data_tx[0] : sda_reg ;
endcase
start_bit_counter = (scl && !bit_counter) ? 1'b0 : start_bit_counter ;
i2c_next = (!start_bit_counter) ? wait_ack : send_command ;
end
wait_ack :
begin
ack_reg = ( scl) ? sda : ack_reg ;
start_bit_counter = ( scl) ? 1'b1 : 1'b0 ;
i2c_next = (scl && !ack_reg) ? (data_tx[7] ? rx_mode : tx_mode ) : wait_ack ;
end
// Some code here
測試平台如下:
module i2c_test;
// Inputs
reg mod_en;
reg rec_ack;
reg burst_write;
reg burst_read;
reg [7:0] data_tx;
// Outputs
wire [7:0] data_rx;
wire ack;
// Bidirs
wire scl;
wire sda;
// Some stimulus here ; all stimulus in initial block
mod_en = 1 ;
data_tx = 8'b10101010 ; // Write mode
repeat (8) @ (posedge scl) ; // Wait 8 clocks for command to be sent
sda = 1'b0 ; // slave ack
@ (posedge scl) ;
該設計成功地為目標設備進行了綜合。 但是,在testbench中,當我嘗試驅動sda
,會出現錯誤。 另外,如果將sda
更改為reg,那么它也表示輸出不能為reg類型。
如何在testbench中驅動sda
?
如果需要從另一個模塊或測試台驅動雙向信號,則可以執行以下操作:
wire [7:0] input_value;
wire [7:0] bidir_signal;
reg [7:0] output_value;
reg output_value_valid;
mymodule myinstance (
...
...
.bidir_signal(bidir_signal),
...
...
);
assign input_value = bidir_signal;
assign bidir_signal = (output_value_valid==1'b1)? output_value : 8'hZZ;
initial begin
output_value_valid = 0;
// use bidir_signal as input here so you can read its current value
//
$display ("Current value: %x\n", input_value);
#100;
// now we switch to output signal: we write value 10101010 in it
output_value_valid = 1;
output_value = 8'hAA;
#100;
$finish;
end
聲明:本站的技術帖子網頁,遵循CC BY-SA 4.0協議,如果您需要轉載,請注明本站網址或者原文地址。任何問題請咨詢:yoyou2525@163.com.