簡體 English 中英

在使用 Icarus 模擬 verilog output 時，有沒有辦法在模擬中包含 RAM 等 FPGA 硬件特性？

[英]When simulating verilog output using Icarus, is there a way to include FPGA hardware features such as RAM in the simulation?

原文 2022-01-17 03:13:10 1 1 verilog/ simulation/ fpga/ icarus

我是 FPGA 新手，並且開始使用使用 ICE40UP5K 芯片的 iceBreaker 板。 我的目標是制作一個 LED 顯示驅動器，驅動類似於流行顯示模塊上使用的 HUB75 的東西。

我已經能夠模擬波形生成，並使用此處的教程在 GtkWave 中查看它： https://brng.dev/blog/technical/tutorial/2019/05/11/icarus_gtkwave/

我接下來的步驟涉及使用 ICE40UP5K 內部的 RAM 組。 有沒有辦法在我的模擬中包含這個 RAM 的存在？

1 個解決方案

是的，當然 - Yosys 中包含一個模擬 ICE40 單元庫： https://github.com/YosysHQ/yosys/blob/master/techlibs/ice40/cells_sim.v

使用Icarus Verilog模擬程序計數器設計時出現無限循環

[英]Infinite loop when simulating a Program Counter design with Icarus Verilog

如何在icarus verilog中包括文件？

[英]How to include files in icarus verilog?

使用仿真和使用 FPGA 計算處理時間 Verilog

[英]Compute processing time Verilog using simulation and using FPGA

FPGA（Verilog）-在仿真中工作，但在FPGA上不工作

[英]FPGA (Verilog) - Working in simulation but not working on FPGA

Icarus Verilog仿真：范圍索引表達式不是常數：

[英]Icarus Verilog simulation : Scope index expression is not constant: i

Verilog：uart關於FPGA和仿真行為的差異

[英]Verilog : uart on FPGA and simulation behavioural differences

Verilog代碼在Simulation中工作得很好，但在FPGA上卻不能

[英]Verilog code works very well in Simulation but not on FPGA

Verilog：仿真出錯但在 FPGA 上運行良好

[英]Verilog: simulation gives errors but runs fine on FPGA

讓FPGA使用verilog在“ line out”引腳上輸出聲音

[英]Having FPGA to output sound on “line out” pin using verilog

當我在Xilinx中使用Verilog描述硬件RAM時，如何解決警告“ HDLCompiler：1007-進入memp的元素索引7超出范圍”？

[英]How can I fix the warning “ HDLCompiler: 1007 - Element index 7 into memp is out of bounds” when I describe the hardware RAM, using Verilog in Xilinx?

暫無

暫無

聲明:本站的技術帖子網頁，遵循CC BY-SA 4.0協議，如果您需要轉載，請注明本站網址或者原文地址。任何問題請咨詢:yoyou2525@163.com.

相關問題 使用Icarus Verilog模擬程序計數器設計時出現無限循環如何在icarus verilog中包括文件？使用仿真和使用 FPGA 計算處理時間 Verilog FPGA（Verilog）-在仿真中工作，但在FPGA上不工作 Icarus Verilog仿真：范圍索引表達式不是常數： Verilog：uart關於FPGA和仿真行為的差異 Verilog代碼在Simulation中工作得很好，但在FPGA上卻不能 Verilog：仿真出錯但在 FPGA 上運行良好讓FPGA使用verilog在“ line out”引腳上輸出聲音當我在Xilinx中使用Verilog描述硬件RAM時，如何解決警告“ HDLCompiler：1007-進入memp的元素索引7超出范圍”？

相關標簽

粵ICP備18138465號 © 2020-2024 STACKOOM.COM